## **EUROPEAN PATENT OFFICE**

## **Patent Abstracts of Japan**

**PUBLICATION NUMBER** 

05102177

**PUBLICATION DATE** 

23-04-93

APPLICATION DATE

02-10-91

APPLICATION NUMBER

03282185

APPLICANT:

HITACHI LTD;

INVENTOR:

MORI KAZUTAKA;

INT.CL.


H01L 21/331 H01L 29/73 H01L 29/165

TITLE

SEMICONDUCTOR INTEGRATED

CIRCUIT DEVICE AND ELECTRONIC

COMPUTER USING SAME



ABSTRACT: PURPOSE: To enhance the thermal stability of a silicon-germanium heterojunction bipolar transistor.

> CONSTITUTION: A base layer B for a silicon-germanium bipolar transistor contains carbon or boron whose concentration is about the same as that of germanium; the crystal lattice constant of the base part B is set to be nearly the same as that of an emitter part E; the stress of the base part is removed. A semiconductor integrated circuit device using the silicon-germanium heterojunction bipolar transistor is applied to an ultrahigh-speed electronic computer which is operated by cooling the circuit device down to the temperature of liquid nitrogen; the high-speed operation and the reliability of the computer are enhanced.

COPYRIGHT: (C)1993, JPO& Japio

BNSDOCID: <JP 405102177A AJ > THIS PAGE IS BLANK

(19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平5-102177

(43)公開日 平成5年(1993)4月23日


(51) Int.Cl. <sup>5</sup> H 0 1 L	21/331	<b>識別記号</b>	庁内整理番号 7377-4M 7377-4M	FΙ	技術表示箇所 29/72
·	29/73 29/165			H01L	
				\$	審査請求 未請求 請求項の数3(全 7 頁)
(21) 出願番号	+	<b>特顧平3-282185</b>		(71)出願人	株式会社日立製作所
(22) 出願日	રે	平成3年(1991)10月	<b>12日</b> :	(72)発明者	東京都千代田区神田駿河台四丁目6番地森 和孝 東京都青梅市今井2326番地 株式会社日立 製作所デパイス開発センタ内
				(74)代理人	弁理士 玉村 静世
		· .	, ·		

## (54) 【発明の名称】 半導体集積回路装置及びこれを用いた電子計算機

### (57)【要約】

【目的】 本発明の目的は、シリコン・ゲルマニウム・ヘテロ接合パイポーラトランジスタの熱的な安定性を向上させることである。

【構成】 シリコン・ゲルマニウム・ヘテロ接合バイボーラトランジスタのベース層Bにゲルマニウムと同程度の濃度で炭素またはボロンを含有させて、ベース部分Bの結晶格子定数を他のエミッタ部分Eとほぼ同じにしてベース部分の応力を除去するものである。シリコン・ゲルマニウム・ヘテロ接合バイボーラトランジスタを用いた半導体集積回路装置を液体窒素温度に冷却して動作させる形式の超高速電子計算機に適用し、その動作の高速性と高信頼性を高める。



#### 【特許請求の範囲】

【請求項1】 単結晶シリコンを主体とするバイポーラ トランジスタを含む半導体集積回路装置において、該バ イポーラトランジスタのペース部分にゲルマニウムと炭 素を含有し、該ベース部分のエネルギーバンドギャップ がエミッタ部分より小さく、且つ該パイポーラトランジ スタのペース部分の結晶格子定数がそのエミッタ部分と 略等しいことを特徴とする半導体集積回路装置。

【請求項2】 単結晶シリコンを主体とするバイポーラ イポーラトランジスタのベース部分にゲルマニウムを含 有すると共に、該パイポーラトランジスタのペース部分 のゲルマニウムと略同濃度のポロンを含有し、該ペース 部分のエネルギーバンドギャップがエミッタ部分より小 さく、且つ該パイポーラトランジスタのベース部分の結 晶格子定数がそのエミッタ部分と略等しいことを特徴と する半遺体装置。

【請求項3】 半導体集積回路装置を略液体窒素温度に 冷却して動作させる電子計算機において、請求項1又は とを特徴とする電子計算機。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、ヘテロ接合パイポーラ トランジスタを含む半導体集積回路装置に係り、例えば 液体窒素で冷却されるような超高速電子計算機に適用し て有効な半導体集積回路装置の構造に関する。

#### [0002]

【従来の技術】1988年 イー・エム・シー 「テク ニカル プログラム ウィズ ダイジェスト」第12頁 30 (1988 EMC "Technical Program with Dig est"p12) には、シリコンパイポーラトランジスタの ベース部分にゲルマニウムを含有させることによって、 ペース部分のエネルギーバンドギャップを縮小させて、 該パイポーラトランジスタの電流増幅率hFEを維持しつ つ、ペース抵抗 r bb'を低減し、遮断周波数 f Tを増加さ せた、ヘテロ接合パイポーラトランジスタ(以下、HB Tと称す。) について記載されている。

### [0003]

【発明が解決しようとする課題】従来のシリコン・ゲル 40 マニウムHBTにおいては、上記公知例においても論じ られている様に、シリコン・ゲルマニウムとシリコンの 結晶格子定数の不一致のために、ベース層に応力が発生 し、該ベース層形成後の600度程度の熱処理でゲルマ ニウムやポロン等の不純物が応力のために異常拡散して 急俊なヘテロ接合が失われてしまう。これによりトラン ジスタの特性が劣化する。これにより、各種熱処理工程 が不可欠とされる半導体集積回路装置の製造工程の酸化 性雰囲気で上記異常拡散が生じるので、半導体集積回路

た製造技術によっては斯るシリコン・ゲルマニウムHB Tを含む半導体集積回路装置を製造することがむずかし いという問題点があった。

【0004】さらに、シリコン・ゲルマニウムHBTを 用いて最も効果のある、超高速電子計算機用の半導体集 積回路装置においては、液体窒素温度での高速動作が要 求される。該超高速電子計算機が何らかの理由で停止し た際、上記半導体集積回路装置は室温を戻されることに なる。本発明者は、この時の室温と液体窒素温度との間 トランジスタを含む半導体集積回路装置において、該バ 10 の冷却・昇温過程において、上記ベース層の応力に起因 して該ベース層に結晶欠陥が発生して素子の特性劣化に 到ることを見出した。

> 【0005】本発明の目的は、シリコン・ゲルマニウム HBTの熱的な安定性を向上し、もって半導体集積回路 装置の高集積化などの従来の半導体製造技術を容易に適 用することができるようにすることにある。

【0006】本発明の他の目的は、シリコン・ゲルマニ ウムHBTの熱的な安定性を向上し、上記超高速電子計 算機に用いた時の冷却・昇温過程における結晶欠陥・素 2 記載の半導体集積回路装置を含んで成るものであるこ 20 子の特性劣化を防止して、シリコン・ゲルマニウムHB Tを用いた超高速電子計算機の信頼度を向上することに ある。

> 【0007】本発明の前記並びにその他の目的と新規な 特徴は本明細書の記述及び添付図而から明らかになるで あろう。

## [0008]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば下記 の通りである。

【0009】すなわち、シリコン・ゲルマニウム・ヘテ 口接合パイポーラトランジスタのペース層にゲルマニウ ムと同程度の濃度で炭素またはボロンを含有させて、ペ - ス部分の結晶格子定数をエミッタ部分とほぼ同じにし てベース部分の応力を除去したものである。ここで、前 記結晶格子定数をエミッタ部分と概略同等にするときの 許容誤差は、ペース部分の層厚と関係して決定される。 層厚が厚い程結晶格子欠陥が発生し易くなるので、それ に応じてその許容誤差は小さくされるべきである。例え ば1%ないし数%程度とされる。

#### [0010]

【作用】上記した手段によれば、ゲルマニウムはシリコ ンより結晶格子定数が大きいが、ボロンと炭素はシリコ ンより結晶格子定数が非常に小さいので、ポロンまたは 炭素をシリコン・ゲルマニウム中に高濃度にドーズする ことによって、結晶格子定数をシリコンとほぼ等しくす ることができる。結晶格子定数がシリコンとほぼ等しい ので、ペース層は熱的に安定になる。これにより、従来 の半導体製造技術による集積回路の高集積化を容易とな る。さらに、結晶格子定数がシリコンとほぼ等しいの 装置の高速化や高集積化のために従来から用いられてき 50 で、ベース層は熱的に安定になったことにより、超高速

20

電子計算機に用いた時の冷却・昇温過程における結晶欠 陥・素子の特性劣化を防止して、シリコン・ゲルマニウ ムHBTを用いた超高速電子計算機の信頼度を向上す

## [0011]

【実施例】図1には本発明に係る半導体集積回路装置に 含まれるシリコン・ゲルマニウムHBT(以下単にヘテ 口接合パイポーラトランジスタとも記す)のエミッタ、 コレクタ、及びペース部分の一実施例断面図が示され る。シリコン基板側から順にコレクタC、ペースB、エ 10 ミッタEが形成されている。コレクタCは、高濃度N型 シリコン層(N+型Si) N+-Si、低濃度N型シリコ ン層 (N-型Si) N--Siが積層されて形成される。 ベースBはP型シリコン・ゲルマニウム・炭素合金層 (P型Si(1-x-y)GeyCx) SiGeCによって形 成され、エミッタEは低濃度N型シリコン層(N型S i) N-Siと。高濃度N型シリコン層 (N\*型Si) N+-Siが積層されて形成されている。各層は、無欠 陥単結晶膜である。尚、同図には各層には不純物ドーズ 量を付記してある。

【0012】図2には図1のコレクタ・ペース・エミッ タ構造を有するヘテロ接合パイポーラトランジスタ(S iGeC-HBT)の全体的な一実施断面が示される。 同図において図1の構造はP型シリコン基板P-Siの 上に形成されている。コレクタCは高濃度N型シリコン (N+-Si) NBLからN型シリコン拡散層CNを介 して、基板表面に引き出され、図示しない金属配線に接 続される。ペースBは図1の構造の周辺に設けられたP 型多結晶シリコンP-polySiを介して図示しない 金属配線に接続される。エミッタEは、図1の構造の上 30 部に設けたN型多結晶シリコンN-polySiを介し て図示しない金属配線に接続される。

【0013】図3には図1の構造の周辺を含めた詳細断 面が (A) (B) の夫々に示される。図3の(A) は、MBEや反応律速CVD等によりSi-SiGeC - Siのヘテロ接合を形成した後に、夫々熱的並びに酸 化性雰囲気での処理を伴うコレクタ引き出し用のP型多 結晶シリコンP-polySi、エミッタ・ペース分離 用の酸化膜SiOz、及びエミッタ引き出し用のN型多 結晶シリコンN-polySiなどを形成した例であ る。この構造を得るための概略的なプロセスは図4の (A), (B), (C) に順を追って示されている。図 3の(B)は、コレクタ引き出し用のP型多結晶シリコ ンP-polySiとエミッタ・ペース分離用酸化膜S iO2を形成した後でシリコン表面上のみ選択的にSi GeC-Siを選択的エピタキシアル形成させ、その後 で酸化膜のサイドウォールやエミッタ引き出し用のN型 多結晶シリコンN-polySiなどを形成した例であ る。この構造を得るための概略的なプロセスは図5の (A), (B), (C), (D) に順を追って示されて 50

いる。

【0014】図3(A), (B) に示される構造はその プロセスの相違により次のような違いがある。Si-S 1GeC-Siのヘテロ接合に対する酸化雰囲気での処 理に伴う熱の影響は、図3(A)の場合、Si-SiG e C − S i のヘテロ接合を先に形成する性質上、少なく ともベース引き出し用のP型多結晶シリコンP-pol y S i 、エミッタ・ペース分離用の酸化膜 S i O2、及 びエミッタ引き出し用のN型多結晶シリコンN-pol ySiを形成するときに及ぼされる。これに対して図3 (B) の場合には、ベース引き出し用P型多結晶シリコ ンP-polySi及びエミッタ・ペース分離用酸化膜 SiOzを形成した後にヘテロ接合を形成するから、そ のヘテロ接合は、P型多結晶シリコンP-polySi 及び酸化膜SiOzを形成するときの熱の影響を受けな い。したがって、図3の(B)のほうが(A)に比べて ヘテロ接合部分の急峻性が低下する虞は更に少なく、よ り特性の優れたトランジスタを高い歩留まりを以って得 ることができる。

【0015】上記ヘテロ接合パイポーラトランジスタ (SiGeC-HBT) のベース部には、ゲルマニウム と炭素が高濃度にドーズされている。ゲルマニウムはエ ネルギーバンドギャップがシリコンに比べて小さいので 合金層のエネルギーパンドギャップを縮小する方向に働 く。一方、炭素のエネルギーパンドギャップはシリコン に比べて大きいので合金層のエネルギーパンドギャップ を拡大する方向に働く。従って、合金層のエネルギーパ ンドギャップはゲルマニウムと炭素の効果の差によって 決まり、例えば、シリコンの含有率を75%、ゲルマニ ウムの含有率を20%、炭素の含有率を5%にしておけ ば、合金層のエネルギーパンドギャップはシリコンより 20mV程度小さいものになる。この様にして、ベース 部分のエネルギーバンドギャップはエミッタ部より小さ くなるので、エミッタ中の電子は容易に加速されてペー ス内に注入され、ペース部の正孔はエミッタ・ペース間 のエネルギーバンドギャップの差がエネルギー障壁とな って、エミッタへの注入が抑止される。これは、ヘテロ 接合パイポーラトランジスタ(HBT)としてよく知ら れている現象である。

【0016】以上により明らかなように、図1の構造に すると、ヘテロ接合パイポーラトランジスタHBTの利 点である、パイポーラトランジスタの電流増幅率hFEを 維持しつつ、ペース抵抗 rbb'を低減し、遮断周波数 f T を増加させることができるという効果がある。また、ベ - ス部分のエネルギーバンドギャップはエミッタ部より 小さいので、図1の構造のパイポーラトランジスタは液 体窒素温度等の極低温で高速動作できるという効果があ

【0017】更に、ゲルマニウムは結晶格子定数がシリ コンに比べて大きいので合金層の結晶格子定数を拡大す

る方向に働く。炭素は結晶格子定数がシリコンに比べて 小さいので合金層の結晶格子定数を縮小する方向に働 く。この結果、合金層の結晶格子定数はシリコンにかな り近いものとなる。このため、シリコン上の合金層は下 層部のシリコンに完全に結晶格子が整合した形で成長さ れ、しかも膜内に残留する応力は極めて小さい。このた め、膜形成後に酸化努囲気等での900度程度の熱処理 を行っても結晶火陥が発生したり、不純物の応力起因の 異常拡散したりすることは無い。従って、従来の半導体 夕を得ることができ、しかも、室温と液体窒素温度との 間の冷却・昇温過程を繰り返して使用しても特性劣化を 生じない。

【0018】図8には上記シリコン・ゲルマニウム・炭 素HBTを用いた超高速電子計算機の一実施例を示すシ ステム構成図が示される。上記シリコン・ゲルマニウム ・炭素HBTを用いた半導体集積回路装置は中央処理装 置の内部で論理LSIとして用いられ、数値演算等の 他、周辺機器の制御や、メモリへのデータ転送を行って いる。この論理LSIの裏面には熱伝導器が付着されて おり、この中に液体窒素を通すパイプが埋設されてい る。この論理LSIは非常に高速である必要があるた め、液体窒素温度に冷却されてHBTの高速性能を利用 している。ここで仮りに、停電や保守点検のため上記超 高速電子計算機全体の電源が長時間に渡って切断された ことを考えてみよう。論理LSIの動作も停止するが、 同時に液体窒素製造装置や液体窒素循環装置も運転を停 止する。暫くすると、液体窒素は全て蒸発し、論理LS I 及び内蔵されたシリコン・ゲルマニウム・炭素HBT は室温に戻ることになる。この冷却・昇温過程において 30 素子が結晶欠陥や特性劣化をおこしてはならない。 しか しながら、本発明の一実施例によるシリコン・ゲルマニ ウム・炭素HBTはベース部が熱的に安定であるため、 室温と液体窒素温度との間の冷却・昇温過程を繰り返し ても、信頼度上の問題を生じることが無い。

【0019】以上の様に、本発明の一実施例によれば、 シリコン・ゲルマニウムHBTの熱的な安定性が向上 し、高集積化などのための従来の半導体製造技術を適用 することができるという効果がある。また、シリコン・ ゲルマニウムHBTの熱的な安定性が向上するから、上 40 記超高速電子計算機に用いた時の冷却・昇温過程におけ る結晶欠陥・素子の特性劣化が防止され、シリコン・ゲ ルマニウムHBTを用いた超高速電子計算機の信頼性を 著しく向上させることができるという効果がある。

【0020】図6には本発明に係る半導体集積回路装置 に含まれるシリコン・ゲルマニウムHBT(以下単にへ テロ接合パイポーラトランジスタとも記す) のエミッ タ、コレクタ、及びペース部分の他の実施例を示す要部 断面が示される。ペース部には、炭素の替わりにポロン がドーズされている。ボロンは結晶格子定数を縮小する 50 と同時にP型不純物として働き、高濃度の正孔はエネル ギーパンドギャップを縮小する効果がある。従って、こ の場合はシリコンとの格子整合に加えて、HBTの効果 を強める働きをする。

【0021】図7には本発明に係る半導体集積回路装置 に含まれるシリコン・ゲルマニウムHBT(以下単にへ テロ接合パイポーラトランジスタとも記す) のエミッ タ、コレクタ、及びベース部分の更に別の実施例を示す 要部断面が示される。ペース部はシリコン・ゲルマニウ 製造技術を用いても問題無く、特性の優れたトランジス 10 ムとシリコン・カーパイトの超格子となっている。シリ コン・ゲルマニウムの膜圧とシリコン・カーパイトの膜 圧を調整することにより格子整合とエネルギーパンドギ ャップ縮小の両立を達成することができる。

> 【0022】以上本発明者によってなされた発明を実施 例に基づいて具体的に説明したが、本発明はそれに限定 されるものではなく、その要旨を逸脱しない範囲におい て種々変更可能であることは言うまでもない。

【0023】例えば、図1に示された各領域への不純物 のドーズ量は一例であり適宜変更することができる。

【0024】以上の説明では主として本発明者によって なされた発明をその背景となった利用分野である液体窒 素冷却型の超高速電子計算機用半導体集積回路装置に適 用した場合について説明したが、本発明はそれに限定さ れるものではなく、パイポーラトランジスタ回路、さら にはパイポーラトランジスタと共にCMOS回路をオン チップした各種半導体集積回路装置に広く適用すること ができる。

【0025】本発明は、少なくともヘテロ接合パイポー ラトランジスタを服務条件のものに広く適用することが できる。

[0026]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 の通りである。

【0027】すなわち、シリコン・ゲルマニウム・ヘテ 口接合パイポーラトランジスタの熱的な安定性を向上さ せることができ、熱酸化などを伴う半導体集積回路製造 技術によって蓄積された高集積化などのための技術を容 易に適用して、特性の優れたヘテロ接合型パイポーラト ランジスタを高い歩留まりを以て得ることができるよう になる。

【0028】また、シリコン・ゲルマニウム・ヘテロ接 合パイポーラトランジスタの熱的な安定性が向上するか ら、そのようなシリコン・ゲルマニウムHBTを含む半 導体集積回路装置を超高速電子計算機に用いても、冷却 ・昇温過程における結晶欠陥・素子の特性劣化を防止す ることができ、シリコン・ゲルマニウム・ヘテロ接合バ イポーラトランジスタを用いた超高速電子計算機の信頼 性を著しく向上させることができるという効果がある。

【図面の簡単な説明】

【図1】図1は本発明に係る半導体集積回路装置に含ま れるシリコン・ゲルマニウムHBTのエミッタ、コレク 夕、及びベース部分の一実施例を示す要部断面図であ る。

【図2】図2は図1の構造を利用したパイポーラトラン ジスタの全体を示す一実施例断面図である。

【図3】図3は図1の構造の周辺を含めた詳細断面であ り、(A) はSi-SiGeC-Siのヘテロ接合先に 形成してからコレクタ引き出し用のP型多結晶シリコン などを形成した構造を示し、(B) はコレクタ引き出し 10 B ペース 用のP型多結晶シリコンP-polySlなどを形成し た後でSiGeC-Siを選択的エピタキシアル形成さ せた構造を示す。

【図4】図4は図3に示される(A)の構造を得るため のプロセスの概略を示す説明図である。

【図5】図5は図3に示される(B)の構造を得るため のプロセスの概略を示す説明図である。

【図6】図6は本発明に係る半導体集積回路装置に含ま れるシリコン・ゲルマニウムHBTのエミッタ、コレク タ、及びベース部分の他の実施例を示す要部断面図であ 20 SiC シリコンカーパイト る。

【図7】図7は本発明に係る半導体集積回路装置に含ま れるシリコン・ゲルマニウムHBTのエミッタ、コレク タ、及びペース部分の更に別の実施例を示す要部断面図 である。

【図8】図8はシリコン・ゲルマニウムHBTを含む半 導体集積回路装置を適用した超高速電子計算機の一実施 例システム構成図である。

【符号の説明】

E エミッタ

C コレクタ

NBL 埋込高濃度N型シリコン

CN コレクタ引出用拡散層

P-PolySi P型多結晶シリコン

P-Si P型単結晶シリコン


N-polySi N型多結晶シリコン

SiO<sub>2</sub> 酸化シリコン


SiGeC シリコン・ゲルマニウム・炭素

SiGe シリコン・ゲルマニウム


【図1】




[図2]




[図6]





[図8]



THIS PAGE IS BLANK